

Diseño, implementación y validación de una tarjeta de pruebas para el microcontrolador Siwa

Instituto Tecnológico de Costa Rica
Escuela de Ingeniería Electrónica
EL5610 Taller Integrador

Prof. Luis Carlos Rosales Alpízar

Brayan Barquero Madrigal¹, Yailyn Priscilla Campos Zamora², Fiorela Chavarria Castrillo³, Jeffrey Salas Quiel⁴
brabarmad@estudiantec.cr¹, camposzamora@estudiantec.cr², fchavarria@estudiantec.cr³,
jeffrey080203@estudiantec.cr⁴

Resumen—Resumen aquí...

Palabras clave—Altium, PCB, Siwa.

I. INTRODUCCIÓN

II. PROCESO DE DISEÑO

III. PROCESO DE FABRICACIÓN

IV. PROCESO DE VALIDACIÓN

En esta sección se documenta el procedimiento sistemático de depuración y validación llevado a cabo sobre la tarjeta PCB fabricada para la plataforma de pruebas del microcontrolador Siwa. El proceso siguió una lógica de diagnóstico estructurada, partiendo de la identificación de los síntomas iniciales observados tras el ensamblaje, avanzando hacia la verificación funcional de bloques individuales, y concluyendo con un análisis de la evidencia experimental que permite establecer la causa más probable de fallo. El objetivo central fue determinar si los problemas observados correspondían a errores de diseño en el esquemático o en el *layout*, o bien a condiciones originadas durante el proceso de fabricación o ensamblaje.

IV-A. Cortocircuitos durante el ensamblaje

Durante el proceso de ensamblaje de los componentes sobre la tarjeta fabricada se detectaron cortocircuitos en varios componentes de montaje superficial (SMD). Ante esta situación, se realizaron trabajos con el cautín con el fin de corregir las uniones de soldadura defectuosas. Sin embargo, el tamaño reducido de los encapsulados involucrados hizo que esto resultara técnicamente exigente. En algunos casos, el proceso derivó en el deterioro o remoción física de los componentes afectados, con el propósito de evitar daños adicionales sobre las pistas y el sustrato de la tarjeta.

De manera específica, los *level shifters* LS_2, LS_3 y LS_4 y el *buffer* GB1 fueron removidos como consecuencia de cortocircuitos detectados durante el ensamblaje o durante el proceso de retrabajo. Adicionalmente, se constató que el

regulador de 1.8 V no quedó correctamente fijado a la tarjeta tras el proceso de soldadura, constituyendo una deficiencia de ensamblaje adicional e independiente de la condición eléctrica de las vías.




Figura 1: Cortocircuitos detectados en componentes SMD tras el ensamblaje de la tarjeta.




Figura 2: Cortocircuito detectado en componente SMD tras el ensamblaje de la tarjeta.




Figura 3: Verificación de continuidad con el multímetro para comprobar cortocircuitos.




Figura 4: Intento de reparación de los cortocircuitos.



Figura 5: Deterioro y remoción de componentes SMD durante el proceso de retrabajo, incluyendo *level shifters* y *buffer* afectados por cortocircuito.

IV-B. Prueba de continuidad

Con el propósito de conocer el estado eléctrico de la tarjeta de manera sistemática, se realizaron pruebas de continuidad utilizando un multímetro. El procedimiento consistió en comparar la conectividad eléctrica medida sobre la PCB fabricada contra la topología de conexiones definida en el

diseño original realizado en *Altium Designer*, empleando el esquemático y el *layout* como referencia. Se verificaron los siguientes bloques y elementos:

- Conector de alimentación (*Power_header 4x2*)
- Conector de interfaz *HEADER_20x2* de 40 pines
- Reguladores de voltaje (MAX8510EXK30+T para 3 V, MAX8510EXK18+T para 1.8 V y TPS71710DCKT para 1 V)
- Oscilador ASE3-20.000MHZ-KT y su *buffer* de reloj
- Conector de memoria (*MEMORY_CONNECTOR*)
- Conectores de Siwa (*Siwa_receiver_1* a *Siwa_receiver_4*),
- *Level shifters* TCA9406DCUR,
- *buffers* para GPIOs (74LVC2G17GW)
- Base para la pantalla OLED (*OLED_SCREEN_BASE*)
- LEDs con sus resistencias limitadoras de corriente
- Conectores de señales auxiliares (*GPIOs_LEDs*, *GPIOs_Display*, *No_needed_signals*)

Los resultados muestran bastantes discontinuidades eléctricas. Las conexiones establecidas completamente dentro de una misma capa de cobre mostraron, en términos generales, continuidad eléctrica adecuada. En contraste, la gran mayoría de las conexiones que requieren transición entre capas a través de vías o elementos *through-hole* presentaron discontinuidad eléctrica.

Las tensiones de salida de los tres reguladores no se distribuyen hacia los bloques que las requieren, dado que las rutas de distribución implican transiciones entre capas mediante vías; los pines de alimentación (1 V, 1.8 V y 3 V) y de GND que dependen de vías no presentan continuidad hacia los nodos destino; las señales SPI asociadas a la memoria externa muestran ausencia de continuidad desde los pines correspondientes del microcontrolador; las señales GPIO hacia la pantalla OLED y sus *buffers* aparecen interrumpidas; y múltiples pines de los *level shifters* y *buffers* de GPIOs tienen desconexión eléctrica respecto a sus fuentes o destinos de señal.

El conector *No_needed_signals* mostró continuidad correcta en todas sus señales hacia el microcontrolador. El nodo de GND resultó alcanzable en los headers de interfaz con Siwa. Durante las pruebas del *switch* de reinicio se detectó que el pin 4 del componente, que según el diseño debe conectarse a GND, aparecía eléctricamente desconectado, lo cual se analiza en detalle en la sección siguiente.




Figura 6: Verificación de continuidad entre bloques de la PCB.

IV-C. Validación del sistema de alimentación

Utilizando una fuente de tensión DC se inyectó controladamente 5 V a la entrada de alimentación los reguladores de voltaje, sin embargo, al medir las tensiones de salida habían discrepancias con lo esperado, debido a esto, se verificaron las conexiones de GND asociadas a los reguladores de voltaje, estas conexiones son a través de vías, de forma que la falta de continuidad en dichas vías priva a los reguladores del GND necesario para su correcto funcionamiento. Esta condición explica por qué, a pesar de que la tensión de entrada a los reguladores se encuentra disponible, los dispositivos no pueden establecer las tensiones de salida esperadas. Adicionalmente, el regulador de 1.8 V presentó la dificultad adicional de no haber quedado correctamente soldado al sustrato durante el ensamblaje, lo que agravó la situación de ese nodo en particular.

IV-D. Verificación del oscilador

Debido al sistema de alimentación defectuoso de la tarjeta, se procedió a alimentar externamente el oscilador ASE3-20.000MHZ-KT mediante la fuente de alimentación DC, suministrando directamente la tensión nominal de operación de 1.8 V a sus pines correspondientes, sin depender de las rutas de distribución de potencia de la PCB.

Con el oscilador así alimentado, se conectó un osciloscopio al pin de salida del componente para verificar la señal generada. La medición reveló la presencia de una oscilación periódica estable con una frecuencia de 20 MHz, valor que coincide con la frecuencia nominal especificada por el fabricante.

El oscilador opera correctamente cuando recibe alimentación adecuada, lo que indica que el componente no presenta defectos intrínsecos ni daños atribuibles al proceso de ensamblaje. La cadena de señal de reloj interna de la tarjeta (oscilador $\rightarrow$ CLK_buffer) resultó completamente continua según las pruebas con el osciloscopio. Su limitación

operativa se debe exclusivamente a la imposibilidad de recibir alimentación a través del sistema de distribución de potencia de la tarjeta.



Figura 7: Medición de la señal de salida del oscilador ASE3-20.000MHZ-KT mediante osciloscopio con alimentación externa directa. Se observa una oscilación estable a 20 MHz, coincidente con la especificación del fabricante.

IV-E. Verificación funcional de LEDs

Se realizó una prueba sobre el LED 2, correspondiente a uno de los ocho LEDs azules presentes en la tarjeta. El objetivo fue determinar si el bloque compuesto por el LED y su resistencia limitadora de corriente en serie es funcional en condiciones de alimentación directa, con independencia de las interrupciones presentes en el sistema de distribución de señales de la PCB.

Para realizar la prueba, se inyectaron 3 V directamente sobre el pin del conector *HEADER_20x2* que se encuentra conectado al ánodo del LED 2, correspondiente al pin 27 del mencionado conector según la topología de conexiones del diseño. Dado que la conexión de GND desde la resistencia limitadora en serie se encontraba interrumpida por la misma condición de discontinuidad observada en el resto de la tarjeta, dicha conexión fue puenteada externamente durante la prueba. Las mediciones obtenidas con el multímetro fueron las siguientes:

- Caída de tensión sobre el LED: $V_{LED} = 2.59$ V
- Caída de tensión sobre la resistencia en serie: $V_R = 0.464$ V
- Resistencia en serie: $R = 300 \Omega$

A partir de estas mediciones, la corriente de operación del LED se calcula aplicando la Ley de Ohm a la resistencia limitadora de corriente:

$$I = \frac{V_R}{R}$$

$$I = \frac{0.464}{300}$$

$$I \approx 1.55 \text{ mA}$$

La suma de las caídas de tensión medidas ($2.59\text{ V} + 0.464\text{ V} = 3.054\text{ V}$) es consistente con la tensión de alimentación aplicada de 3 V , dentro de las tolerancias propias del instrumento de medición. La corriente de operación obtenida (1.55 mA) y la caída de tensión medida (2.59 V) es correcta según la hoja de datos del LED utilizado.

Esta prueba demuestra que el bloque LED 2 y su resistencia asociada funcionan correctamente, y que la ruta de señal entre el pin 27 del *HEADER_20x2* y el ánodo del LED presenta continuidad eléctrica.




Figura 8: Prueba del LED 2 con alimentación directa puenteada desde el *HEADER_20x2*. Se indica la medición de caída de tensión en el LED (2.59 V).




Figura 9: Prueba del LED 2 con alimentación directa puenteada desde el *HEADER_20x2*. Se indica la medición de caída de tensión en la resistencia en serie (0.464 V).

IV-F. Clasificación del estado funcional por bloques

Los resultados de las pruebas permiten clasificar los bloques de la tarjeta según su estado funcional observado. El

oscilador tiene un correcto funcionamiento con alimentación externa (20 MHz verificados mediante osciloscopio), y la cadena interna de reloj presenta continuidad eléctrica correcta. El LED 2 opera adecuadamente cuando se le proporciona alimentación de manera directa, con valores de corriente y tensión son consistentes con las características del componente. El conector *No_needed_signals* mostró continuidad correcta en todas sus señales hacia el microcontrolador.

Los bloques que no pudieron operar bajo las condiciones de la tarjeta fabricada incluyen: la distribución de las tensiones de alimentación de 3 V , 1.8 V y 1 V hacia los bloques consumidores; el sistema de interfaz SPI hacia la memoria externa SST25WF080B, sin continuidad eléctrica entre los pines de Siwa y los pines del conector de memoria; los cuatro *level shifters* TCA9406DCUR (tres de los cuales fueron además removidos físicamente de la tarjeta); los *buffers* GPIO 74LVC2G17GW asociados tanto a los LEDs como a la pantalla OLED; la pantalla OLED, sin señales de control ni alimentación adecuadas; y la mayoría de las señales del conector *HEADER_20x2* que requieren transiciones entre capas para su correcto funcionamiento.

IV-G. Patrón de fallos y diferenciación entre error de diseño y error de fabricación

El patrón de fallos no es aleatorio ni atribuible a un único bloque funcional, sino que es sistemático y afecta a la totalidad de la tarjeta. Cada fallo observado corresponde a una conexión que, según el *layout* diseñado en *Altium Designer*, requiere la transición entre capas de cobre a través de una vía o un elemento *through-hole*. En contraste, las conexiones establecidas completamente dentro de una misma capa de cobre demostraron continuidad eléctrica correcta en todos los casos verificados.

Si el origen de los fallos fuera un error de diseño en el esquemático o en el *layout*, cabría esperar fallos específicos y localizados en bloques concretos, vinculados a errores de conexión puntuales y sin un mecanismo de fallo común. Sin embargo, el hecho de que múltiples bloques funcionales independientes entre sí (el sistema de alimentación, la interfaz de memoria, el control de la pantalla OLED, los *buffer* de LEDs y los *level shifters*) presenten fallos de manera simultánea bajo el mismo mecanismo hace que resulte inconsistente atribuir la causa a errores de diseño particulares. Los fallos son hallazgos consistentes con un problema estructural de la tarjeta.

No obstante, el proceso de diagnóstico permitió identificar una segunda categoría de fallo, de naturaleza distinta y atribuible al diseño. Durante las pruebas sobre el *switch* de reinicio SW1 (B3F-1000s) se verificó que el pin 4 del componente, correspondiente al nodo de GND, no presentaba continuidad con el plano de tierra de la tarjeta. El análisis del *footprint* utilizado reveló que los pines 1 y 4 están intercambiados respecto al componente real: el esquemático

es correcto y sus conexiones coinciden con la hoja de datos del fabricante, pero el *footprint* obtenido de una biblioteca de terceros no representa fielmente la disposición física de las patillas del componente. Como consecuencia, la red de GND queda físicamente soldada a la ubicación de la patilla que el componente real asigna al terminal opuesto, produciendo una conexión permanente de GND sobre la línea de reinicio del sistema. Dado que la señal de *reset* opera activa en bajo, esta condición mantiene al microcontrolador en estado de reinicio de forma permanente, sin posibilidad de corrección por retrabajo. Este hallazgo constituye un error de diseño verificable e independiente del problema de metalización.

IV-H. Hipótesis sobre la causa del fallo

A partir de la evidencia acumulada, los resultados sugieren que los fallos observados son atribuibles a deficiencias en la metalización de las vías y conexiones *through-hole* de la tarjeta fabricada. En una tarjeta de circuito impreso multicapa, la metalización de las vías constituye el mecanismo físico que garantiza el paso de corriente eléctrica entre capas de cobre. Si dicha metalización es deficiente o inexistente, cualquier conexión que requiera transitar por esa vía queda eléctricamente abierta, independientemente de si las pistas en las capas adyacentes están correctamente diseñadas y fabricadas.

Esta condición explicaría de manera unificada la totalidad de los fenómenos observados: la imposibilidad de distribución de las tensiones de alimentación, la ausencia de retorno de GND funcional en los reguladores de voltaje, la interrupción de las señales SPI hacia la memoria, la desconexión de las señales GPIO hacia la pantalla OLED y sus *buffers*, y la falta de continuidad en los *level shifters* y *buffers* de señal.

La diferencia entre los bloques funcionales y los no funcionales es coherente con esta interpretación. Los elementos que operaron correctamente (la cadena de reloj, las señales *No_needed_signals*, el GND en ciertos nodos y los LEDs con alimentación puenteada) comparten la característica de estar interconectados predominantemente en la misma capa de cobre, sin requerir transiciones entre capas para establecer su conectividad. Los elementos que no funcionaron dependen, sin excepción, de vías para establecer sus interconexiones funcionales, ya sea para las señales de control, para la alimentación o para GND.

En cuanto a los cortocircuitos detectados durante el ensamblaje y el retrabajo subsiguiente que resultó en la remoción de algunos *level shifters*, esto se debe a la poca experiencia y a la complejidad del proceso de ensamblaje, relacionado con dificultades inherentes a los encapsulados de dimensiones reducidas. No obstante, incluso en ausencia de dichos cortocircuitos, la falta de continuidad en las vías habría impedido igualmente la operación de los bloques afectados, ya que la ruta eléctrica entre el microcontrolador y cada uno de esos componentes transita obligatoriamente por vías.

IV-I. Conclusiones del proceso de validación

El proceso de validación de la tarjeta de pruebas del microcontrolador Siwa se realizó siguiendo un procedimiento sistemático de diagnóstico, estructurado en etapas progresivas que permitieron acumular evidencia experimental de manera ordenada.

La metodología aplicada permitió distinguir con claridad entre errores de diseño y errores de fabricación. La evidencia experimental acumulada indica que el esquemático y el *layout* del sistema son funcionalmente correctos: el oscilador opera a 20 MHz con alimentación directa, el LED 2 funciona con los valores de corriente y tensión esperados ($I \approx 1.55 \text{ mA}$, $V_{\text{LED}} = 2.59 \text{ V}$), y las rutas de señal en capa única presentan continuidad eléctrica adecuada. Estos resultados descartan errores en el esquemático eléctrico como causa raíz de los fallos generalizados observados. Sin embargo, el proceso de diagnóstico identificó un error de diseño puntual en el *footprint* del *switch* SW1, cuyos pines 1 y 4 están intercambiados respecto al componente real, provocando una condición de reinicio permanente del microcontrolador.

En contraste, todas las conexiones que implican transiciones entre capas mediante vías o elementos *through-hole* presentaron discontinuidad eléctrica. Los resultados sugieren que la principal causa de fallo corresponde a problemas de metalización en vías y conexiones *through-hole*, afectando la continuidad eléctrica entre capas. Esta condición es consistente con la totalidad de los síntomas observados: la imposibilidad de distribución de potencia, la interrupción de señales de control en bloques independientes, y la inoperatividad generalizada de la tarjeta bajo condiciones de alimentación estándar. La evidencia obtenida apunta a un defecto de fabricación que afecta específicamente la interconexión entre capas, y no a errores conceptuales en el diseño eléctrico del sistema.

V. PROCESO OPERATIVO

VI. CONCLUSIONES

REFERENCIAS

- [1] C. Maxfield, The design warrior's guide to FPGAs, 1st ed. Amsterdam: Newnes/Elsevier, 2004.